منطق تحمل پذیر خطای برگشت پذیر
واتساپ:09141077352 همراه: 09141077352 ثابت: 35250068-041 سفارش سمینار و مقاله سفارش ترجمه تخصصی
 

دانلود فایل با شمار فاکتور

لطفا شماره فاکتور خود را درج نمایید


جدیدترین لغات واژه‌نامه

آمار بازدیدکنندگان

بازدید امروز :46
بازدید روز گذشته :70
بازدید این هفته :376
بازدید این ماه :1119
مجموع آمار بازدید ها :800744

عنوان محصول: منطق تحمل پذیر خطای برگشت پذیر

دسته‌بندی: مقالات ترجمه شده رشته کامپیوتر
تاریخ انتشار: دوشنبه 9 اسفند 1395
منطق تحمل پذیر خطای برگشت پذیر منطق تحمل پذیر خطای برگشت پذیر
توضیحات مختصر: امروزه به طور گسترده ای پذیرفته شده است که منطق برگشت پذیر پیاده سازی تکنولوژی CMOS با محدودیت مقیاس گذاری فراتر از 2016 مواجه شده است و اتلاف توان افزایش یافته، یک فاکتور محدود کننده ی مهمی می باشد. محاسبات برگشت پذیر می تواند بطور بالقوه مقادیر کمی انرژی نیاز داشته باشد. اخیرا دستگاه های نانومقیاس...
منطق تحمل پذیر خطای برگشت پذیر منطق تحمل پذیر خطای برگشت پذیر


قیمت قیمت : 33000 تومان
تخفیف تخفیف: 3000 تومان
تخفیف تخفیف ویژه : 10 درصد
قیمت نهایی قیمت نهایی: 26700 تومان
511 بازدید
کد مقاله: TTC- 3251
نوع فایل : docx
لینک دانلود فایل خریداری شده بلافاصله بعد از خرید موفق فعال خواهد شد.
Journal: Whitepapers

Reversible Fault-Tolerant Logic
Abstract
It is now widely accepted that the CMOS technology implementing irreversible logic will hit a scaling limit beyond 2016, and that the increased power dissipation is a major limiting factor. Reversible computing can potentially require arbitrarily small amounts of energy. Recently several nano-scale devices which have the potential to scale, and which naturally perform reversible logic, have emerged. This paper addresses several fundamental issues that need to be addressed before any nano-scale reversible computing systems can be realized, including reliability and performance trade-offs and architecture optimization. Many nano-scale devices will be limited to only near neighbor interactions, requiring careful optimization of circuits. We provide efficient fault-tolerant (FT) circuits when restricted to both 2D and 1D. Finally, we compute bounds on the entropy (and hence, heat) generated by our FT circuits and provide quantitative estimates on how large can we make our circuits before we lose any advantage over irreversible computing.

چکیده
امروزه به طور گسترده ای پذیرفته شده است که منطق برگشت پذیر پیاده سازی تکنولوژی CMOS با محدودیت مقیاس گذاری فراتر از 2016 مواجه شده است و اتلاف توان افزایش یافته، یک فاکتور محدود کننده ی مهمی می باشد. محاسبات برگشت پذیر می تواند بطور بالقوه مقادیر کمی انرژی نیاز داشته باشد. اخیرا دستگاه های نانومقیاس متعددی پدید آمده اند که دارای عامل بالقوه برای مقیاس گذاری می باشند و بطور طبیعی منطق برگشت پذیر را اجرا می کنند. این مقاله به بررسی مباحث اساسی متعددی می پردازد که باید قبل از اینکه هر سیستم پردازش برگشت پذیر مقیاس نانو بتواند طراحی شود، مانند رابطه های جایگزینی قابلیت اطمینان و کارایی و بهینه سازی معماری مورد بررسی قرار گیرند. اکثر دستگاه های مقیاس نانو تنها به تعاملات مجاورت نزدیک محدود خواهند شد که به بهینه سازی دقیق مدارها نیاز دارند. مدارهای تحمل پذیر خطای موثر (FT) را هنگام محدودسازی به 2D و 1D فراهم می سازیم. در نهایت، کران های روی انتروپی (و بنابراین گرما) تولید شده توسط مدارهای FT را محاسبه می کنیم و ارزیابی های کمی را در مورد سایز مدارهای فراهم می سازیم.
تعداد صفحات انگلیسی تعداد صفحات انگلیسی:10 صفحه
تعداد صفحات فارسی تعداد صفحات فـارسـی:21 صفحه

  • آدرس: تبریز، آبرسان، مهرگان چهارم
  • تلفن  تماس: 09016347107
  • تلفن  ثابت : 35250068-041
  •  Mailttcenterاین آدرس ایمیل توسط spambots حفاظت می شود. برای دیدن شما نیاز به جاوا اسکریپت دارید : آدرس  ایمیل
  • @zoodyab :آدرس تلگرام
مرکز  تخصصی  تلاش ترجمه از  سال  1385 شروع به کار نموده است  و تا کنون بیش از ده هزار ترجمه در رشته ها و زمینه های مختلف توسط متخصصین این مرکز انجام  شده  است.

تمامی ترجمه‌های انجام شده توسط موسسه تخصصی تلاش ترجمه، به صورت دستی (غیرماشینی) بوده و توسط مترجمین با سابقه انجام می‌شوند. ترجمه‌های انجام شده توسط موسسه تلاش ترجمه در قالب فایل Word و به صورت کاملا روان و بازخوانی شده و با ضمانت بازگشت وجه 72 ساعته (در صورت عدم رضایت از ترجمه) خدمت مشتریان محترم ارائه می‌شود.