Journal: IEEE 2018,
در این مقاله، ما LUT-Lock را پیشنهاد می‌دهیم که یک الگوریتم مبهم سازی نت لیست مبتنی بر جدول جستجو برای محافظت از مشخصه‌های هوشمندی است که به یک جریان بیتی FPGA و یا نت لیست ASIC نگاشت می‌شوند. ما ابتدا کارایی مشخصه‌های کلیدی مختلف را که منجر به افزایش مقاومت هر چه بیشتر رویکرد مبهم سازی مبتنی بر LUT در برابر حملات SAT می‌شود را نشان داده و پس از آن مشخصه کلیدی پیشنهادی را درون الگوریتم LUT-Lock پیشنهادی تعبیه می‌کنیم. ما نشان می‌دهیم که LUT-Lock قادر به بیشینه‌سازی مقاومت رویکرد مبهم سازی مبتنی بر LUT در برابر حملات SAT از طریق افزایش نزدیک به مقدار نمایی زمان اجرای حل‌کننده SAT بر اساس تعداد گیت‌های مبهم سازی شده است. از این رو، با انطباق الگوریتم LUT-Lock، زمان اجرای حملات SAT را می‌توان با افزایش تعداد LUT های استفاده شده به‌صورت چشمگیری افزایش داد.